VHDL硬件描述語言與數字邏輯電路設計

所属分类:專用軟件  
出版时间:2009-8   出版时间:侯伯亨、劉凱、 顧新 西安電子科技大學出版社 (2009-08出版)   作者:侯伯亨 等 著   页数:401  

前言

本書第一版撰寫于1997年,1999年進行了一次修訂。當時作者試圖打破傳統的電子電路設計概念,將VHDL語言引入數字邏輯電路設計課程,對課程進行一次改革,以適應2l世紀新技術發展的需要。本書出版後,受到了廣大讀者的歡迎,並被眾多大專院校和科研院所選用。然而,目前VHDL語言及其相關技術已有了較大發展,為適應技術發展的變化,作者對本書進行了第二次修訂。本書的特點一、本書重點闡述VHDL語言的基本特征(當然不是全部特征)與用VHDL語言來設計數字電路和數字系統的方法,並不過多涉及具體器件和開發板的介紹。對初學者來說,用最簡單的開發環境,掌握VHDL語言的使用才是最重要的,這也是本書的宗旨。本書是計算機和電子工程等專業的專業基礎課程教材,它是學好後續專業課程,如計算機組成原理、嵌入式計算機系統等課程的基礎。 第三版內容的變化本書在上一版的基礎上進行了一些修改,主要有︰第一,原書某些實例中使用了STD ULOGIC數據類型,這種用法與業界實際使用方法不一致,並有可能與某些EDA工具不兼容,所以本次修訂中全部采用了STDLOGIC數據類型。第二,在上一版出版時,大多數EDA工具只支持’VHDL,語言87版標準或對93版標準的支持度很低,因此上一版的內容都以87版標準為基礎寫成。隨著時間的流逝,93版標準日趨完善,並被業界所普遍采用,其性能與87版相比也有了明顯提高。所以,本書中所有實例都按93版標準格式書寫,對93版中所增加的主要特性也作了簡要增補和介紹。注意,書中所介紹的93版特性在目前常用的EDA工具中並不都支持,讀者在使用前應閱讀一下該EDA工具的“幫助”文字,以免引起不必要的麻煩。另外,考慮到目前電子電路設計已從電路級設計向系統級設計拓展,為此本書增加了兩章內容︰數字系統的算法描述和數字系統的實際設計技巧,以介紹系統設計所需要的基本知識。

内容概要

  《VHDL硬件描述語言與數字邏輯電路設計(第3版)》系統地介紹了VHDL硬件描述語言以及用該語言設計數字邏輯電路和數字系統的新方法。全書共13章,第1、3、4、5、6、7、8、9章主要介紹VHDL語言的基本知識和用其設計簡單邏輯電路的基本方法;第2、10章簡單介紹數字系統設計的一些基本知識;第11章以洗衣機洗滌控制電路設計為例,詳述一個小型數字系統設計的步驟和過程;第12章介紹常用微處理器接口芯片的設計實例;第13章介紹VHDL語言93版和87版的主要區別。《VHDL硬件描述語言與數字邏輯電路設計(第3版)》簡明扼要,易讀易懂,書中所有VHDL語言都用93版標準格式書寫。全書以數字邏輯電路設計為主線,用對比手法來說明數字邏輯電路的電原理圖和VHDL語言程序之間的對應關系,並列舉了眾多實例。另外,從系統設計角度出發,介紹了數字系統設計的一些基本知識及工程設計技巧。  《VHDL硬件描述語言與數字邏輯電路設計(第3版)》既可作為大學本科生教材,也可作為研究生教材,還可供電子電路工程師自學參考。

书籍目录

第1章 數字系統硬件設計概述1.1 傳統的系統硬件設計方法1.2 利用硬件描述語言的硬件電路設計方法習題與思考題第2章 數字系統的算法描述2.1 數字系統算法流程圖描述2.1.1 算法流程圖的符號及其描述方法2.1.2 算法流程圖描述數字系統實例2.2 吠態機及算法狀態機圖描述2.2.1 狀態機的分類及特點2.2.2 算法狀態機流程圖的符號及描述方法2.2.3 算法狀態機圖描述實例2.2.4 算法流程圖至狀態圖的變換方法2.2.5 狀態圖至算法狀態機圖的變換方法2.2.6 C語言流程圖至算法狀態機圖的變換習題與思考題第3章 VHDL語言程序的基本結構3.1 VHDL語言設計的基本單元及其構成3.1.1 實體說明3.1.2 構造體3.2 VHDL語言構造體的子結構描述3.2.1 BLOCK語句結構描述3.2.2.PROCESS語句結構描述3.2.3 SUBPROGRAM語句結構描述3.3 包集合、庫及配置3.3.1 庫3.3.2 包集合3.3.3 配置習題與思考題第4章 VHDL語言的數據類型與運算操作符4.1 VHDL語言的客體及其分類4.1.1 常數4.1.2 變量4.1 -3信號4.1.4 信號和變量值代入的區別4.1.5 文件4.2 VHDL,語言的數據類型4.2.1 標準的數據類型4.2.2 用戶定義的數據類型4.2.3 用戶定義的子類型4.2.4 數據類型的轉換4.2.5 數據類型的限定4.2.6 WEE標準“STD-LOGIC”和“STD_LOGIC-VECTOR4.3 VHDL語言的運算操作符4.3.1 邏輯運算符4.3.2 算術運算符4.3.3 關系運算符4.3.4 並置運算符習題與思考題第5章 VHDL語言構造體的描述方式5.1 構造體的行為描述方式5.1.1 代入語句5.1.2 延時語句5.1.3 多驅動器描述語句5.1.4 GENERIC語句5.2 構造體的寄存器傳輸(RTL)描述方式5.2.1 RTL描述方式的特點5.2.2 使用RTL描述方式應注意的問題5.3 構造體的結構描述方式5.3.1 構造體結構描述的基本框架5.3.2 COMPONENT語句5.3.3 COMPONENTl_INSTANT語句習題與思考題第6章 VHDL語言的主要描述語句6.1 順序描述語句6.1.1 WAIT語句6.1.2 斷言語句6.1.3 信號代入語句6.1.4 變量賦值語句6.1.5 IF語句6.1.6 CASE語句6.1.7 LOOP語句6.1.8 NEXT語句6.1.9 EXIT語句6.2 並發描述語句6.2.1 進程語句6.2.2 並發信號代入語句6.2.3 條件信號代入語句6.2.4 選擇信號代入語句6.2.5 並發過程調用語句6.2.6 塊語句6.3 其它語句和有關規定的說明6.3.1 命名規則和注解的標記6.3.2 ATTRIBUTE(屬性)描述與定義語句6.3.3 GENERATE語句習題與思考題第7章 數值系統的狀態模型7.1 二態數值系統7.2 三態數值系統7.3 四態數值系統7.4 九態數值系統7.5 十二態數值系統7.6 四十六態數值系統習題與思考題第8章 基本邏輯電路設計8.1 組合邏輯電路設計8.1.1 簡單門電路8.1.2 編、譯碼器與選擇器8.1.3 加法器與求補器8.1.4 三態門與總線緩沖器8.2 時序電路設計8.2.1 時鐘信號和復位信號8.2.2 觸發器8.2.3 寄存器8.2.4 計數器8.3 存儲器8.3.1 存儲器描述中的共性問題8.3.2 ROM(只讀存儲器)8.3.3.RAM(隨機存儲器)8.3.4 FIFO(先進先出堆棧)習題與思考題第9章 仿真與邏輯綜合9.1 仿真9.1.1 仿真輸入信息的產生9.1.2 仿真△9.1.3 仿真程序模塊的書寫9.2 邏輯綜合9.2.1 約束條件9.2.2 屬性描述9.2.3 工藝庫9.2.4 邏輯綜合的基本步驟習題與思考題第10章 數字系統的實際設計技巧10.1 數字系統優化的基本方法10.1.1 相同電路的處理10.1.2 運算順序的改變10.1.3 常數運算的運用10.1.4 相同運算電路的使用10.1.5 優化的必要性及其工程實際意義10.2 數字系統設計中的工程實際問題10.2.1 提高系統工作速度的方法10.2.2 縮小電路規模和降低功耗的方法10.2.3 系統誤操作的成因及其消除方法10.2.4 非同步信號的控制方法10.2.5 典型狀態機狀態編碼的選擇習題與思考題第11章 洗衣機洗滌控制電路設計實例11.1 洗衣機洗滌控制電路的性能要求11.2 洗衣機洗滌控制電路的結構1l.3 洗衣機洗滌控制電路的算法狀態機圖描述11.4 洗衣機洗滌控制電路的VHDL語言描述習題與思考題第12章 微處理器接口芯片設計實例12.1 可編程並行接口芯片設計實例12.1.1 8255的引腳與內部結構12.1.2 8255的工作方式及其控制字12.1.3 8255的結構設計12.1.4 8255芯片的VHDL語言描述12.1.5 8255芯片VHDL語言描述模塊的仿真12.2 SCI串行接口芯片設計實例12.2.1 SCI的引腳與內部結構12.2.2 串行數據傳送的格式與同步控制機構12.2.3 SCI芯片的VHDL語言描述12.2.4 SCI芯片VHDL語言描述模塊的仿真12.3 鍵盤接口芯片KBC設計實例12.3.1 KBC的引腳與內部結構12.3.2 同步控制機構和查表變換12.3.3 KBC芯片的VHDL語言描述12.3.4 KBC芯片VHDL語言描述模塊的仿真習題與思考題第13章 VHDL語言93版和87版的主要區別13.1 VHDL語言93版的特點13.2 87版到93版的移植問題附錄A典型EDA開發工具介紹A.1 簡介A.2 MAX+plusII使用說明A.2.1 MAX+plusⅡ概況A.2.2 VHDL語言工程文件的建立和編輯A.2.3 VHDL語言程序的編譯A.2.4 仿真A.3 Xilinx可編程器件集成開發環境ISE的使用說明A.3.1 ISE系統簡介A.3.2 新建工程A.3.3 源代碼的輸入A.3.4 設計與仿真A.3.5 綜合A.3.6 時序約束A.3.7 位置約束A.3.8 下載與配置附錄BVHDL語言文法介紹附錄C屬性說明附錄DVHDL標準包集合文件參考文獻

章节摘录

插圖︰第1章數字系統硬件設計概述數字系統設計歷來存在兩個分支,即系統硬件設計和系統軟件設計。同樣,設計人員也因工作性質不同,可分成硬件設計人員和軟件設計人員。他們各自從事自己的工作,很少涉足對方的領域,特別是軟件設計人員更是如此。但是,隨著計算機技術的發展和硬件描述語言(Hardware Description Language,HDL)的出現,這種界線已經被打破。數字系統的硬件構成及其行為完全可以用HDL語言來描述和仿真。這樣,軟件設計人員也同樣可以借助HDL語言設計出符合要求的硬件系統。不僅如此,利用HDL語言來設計系統硬件與利用傳統方法設計系統硬件相比,還具有許多突出的優點。它是硬件設計領域的一次變革,對系統的硬件設計將產生巨大的影響。本章將詳細介紹這種硬件設計方法的變化。1.1傳統的系統硬件設計方法在計算機輔助電子系統設計出現以前,人們一直采用傳統的硬件電路設計方法來設計系統的硬件。這種硬件設計方法具體有以下幾個主要特征。(1)采用自下至上(Bottom Up)的設計方法。自下至上的硬件電路設計方法的主要步驟是︰根據系統對硬件的要求,詳細編制技術規格書,並畫出系統控制流圖;然後根據技術規格書和系統控制流圖,對系統的功能進行細化,合理地劃分功能模塊,並畫出系統的功能框圖;接著進行各功能模塊的細化和電路設計;各功能模塊的電路設計、調試完成後,將各功能模塊的硬件電路連接起來再進行系統的調試;最後完成整個系統的硬件設計。自下至上的設計方法充分體現在各功能模塊的電路設計中。下面以一個六進制計數器設計為例進行說明。要設計一個六進制計數器,其方案是多種多樣的,但是擺在設計者面前的一個首要問題是如何選擇現有的邏輯元器件構成六進制計數器。設計六進制計數器首先從選擇邏輯元器件開始。第一步,選擇邏輯元器件。由數字電路的基本知識可知,可以用與非門、或非門、D觸發器、JK觸發器等基本邏輯元器件來構成一個計數器。設計者根據電路盡可能簡單、價格合理、購買和使用方便等原則及各自的習慣來選擇構成六進制計數器的元器件。本例中選擇JK觸發器和D觸發器作為構成六進制計數器的主要元器件。第二步,進行電路設計。假設六進制計數器采用約翰遜計數器。3個觸發器連接應該產生8種狀態,現在只使用6個狀態,將其中的010和101兩種狀態禁止。這樣六進制計數器的狀態轉移圖如圖1.1所示。

编辑推荐

《VHDL硬件描述語言與數字邏輯電路設計(第3版)》由西安電子科技大學出版社出版。

图书封面


    VHDL硬件描述語言與數字邏輯電路設計下載



用户评论 (总计16条)

 
 

  •     這本書居然是盜版的。。還挺貴。。在卓越買了這麼多書一直都覺得挺好的,沒想到居然有盜版。。太讓我失望了。。
  •     總體上還可以,內容挺全的
  •     內容都很不錯,適合教學
  •     適合初學者,vhdl
  •     很好的教材,不錯的教材
  •     很基本的書,買的有點重了
  •     書本很不錯,我很喜歡
  •     發貨速度還行,東西是正品,好。
  •     書與網上描述的一樣,我很滿意。
  •     感覺沒巴西人寫得好
  •     書內容很詳細,初學者挺適合
  •     數字電路設計者用書
  •     學習數字設計的不錯的參考書
  •     不錯 值得購買~不錯 值得購買~
  •     書是幫同事買的,不好評論
  •     L硬件描述語言與數字邏輯電路設計(第3版
 

計算機與互聯網 PDF免费下载,專用軟件PDF免费下载。 计算机教程网 

计算机教程网 @ 2017