計算機系統組成與體系結構

所属分类:計算機組織與體系結構  
出版时间:2003-8   出版时间:人民郵電出版社   作者:John D.Carpinel   页数:409  

前言

由John D.Carpinelli編著的《Computer Systems Organization&Architecture》一書由Addison Wesley出版社出版。本書的定位是要為計算機工程、計算機科學、電子工程、信息系統等專業的本科生提供一本內容適度、可讀性好和實用性強的“計算機系統組成與體系結構”教材。全書由三大部分組成。第一部分是數字邏輯和有限狀態機,介紹了布爾代數基礎、數字部件、組合邏輯和順序邏輯、可編程邏輯器件。有限狀態機是全書的基礎。第二部分是計算機組成和系統結構,內容包括指令集系統結構、計算機組成、寄存器傳輸語言、CPt,設計控制部件設計、算術運算、存儲器結構、IO結構。第三部分是高級專題,內容包括RISC計算機和並行處理。  本書的主要特點如下︰ 1.突出介紹設計方法。本書系統全面地介紹了計算機的設計方法,包括寄存器級設計,簡單CPU設計、控制器設計、存儲器設計和輸入輸出設計等。通過學習,讀者能夠掌握計算機的設計方法。2.實踐性強。全書每章都有實踐性很強的內容,例如︰L,ED設計、Java Applet,硬件描述語言、當今CPU中的映射策略,Itanium處理器的Cache層次結構,i960的IO處理器,RS一422串行標準,PowerPC750 RISC CPLI的尋址方式、RISC CPtJ的寄存器窗口和寄存器命名。3.從歷史觀點介紹設計方法。全書每章都有歷史回顧,便于讀者了解設計方法,例如,數字電路實現和有限狀態機、Intel早期的微處理器、馮諾依曼和哈佛結構、Intel微處理器的存儲器、協處理器。4.介紹了計算機實例和標準。例如,可編程邏輯器件、8085微處理器指令集系統結構、基于8085的計算機、VHD-VHSIC硬件描述語言、8085微處理器的內部系統結構、Penfium處理器、IEEE 754.浮點數標準、PentiumWindows個人計算中的存儲器管理、串行通信標準、Itanium微處理器等。另外,Addison Wesley公司網站上還提供了CPI.J模擬器軟件和其他一些相關資源。

内容概要

  《計算機系統組成與體系結構》詳述了有關計算機及其子系統設計的基本概念及相關知識。全書由三大部分組成︰第一部分是數字邏輯和有限狀態機,介紹了布爾代數基礎、數字部件、組合邏輯和順序邏輯、可編程邏輯器件。有限狀態機是全書的基礎。第二部分是計算機組成和系統結構,內容包括指令集系統結構、計算機組成、寄存器傳輸語言、CPU設計、控制部件設計、算術運算、存儲器結構、I/O結構。第三部分是高級專題,內容包括RISC計算機和並行處理。  《計算機系統組成與體系結構》內容適度、可讀性好、實用性強,適合作為計算機工程、計算機科學、電子工程、信息系統等專業的計算機體系結構課程的教材。

书籍目录

第一部分  數字邏輯與有限狀態機第1章  數字邏輯基礎 1.1  布爾代數 1.1.1  基本函數 1.1.2  布爾函數的使用 1.2  基本的組合邏輯 1.3  更復雜的組合元件 1.3.1  多路選擇器 1.3.2  譯碼器 1.3.3  編碼器 1.3.4  比較器 1.3.5  加法器和減法器 1.3.6  存儲器 1.4  組合電路設計 1.4.1  BCD碼的7段譯碼器 1.4.2  數據排序器 1.5  基本時序元件 1.6  更復雜的時序元件 1.6.1  計數器 1.6.2  移位寄存器 1.7  實例︰可編程邏輯設備 1.8  總結 1.9  習題 第2章  介紹有限狀態機 2.1  狀態圖和狀態表 2.2  Mealy機和Moore機 2.3  設計狀態圖 2.3.1  模6計數器 2.3.2  串檢查器 2.3.3  收費站控制器 2.4  從狀態圖到實現 2.4.1  狀態賦值 2.4.2  Mealy機和Moore機的實現 2.4.3  產生次態 2.4.4  產生系統輸出 2.4.5  一種可替代的設計 2.4.6  八狀態串檢查器 2.5  實例︰實際考慮 2.5.1  未使用狀態 2.5.2  異步設計 2.5.3  狀態機轉換 2.6  總結 2.7  習題 第二部分  計算機組成與體系結構第3章  指令集結構 3.1  程序設計語言的級別 3.1.1  語言種類 3.1.2  編譯和匯編程序 3.2  匯編語言指令 3.2.1  指令類型 3.2.2  數據類型 3.2.3  尋址方式 3.2.4  指令格式 3.3  指令集結構設計 3.4  相對簡單的指令集結構 3.5  實例︰8085微處理器指令集結構 3.5.1  8085微處理器的寄存器組 3.5.2  8085微處理器指令集 3.5.3  一個簡單的8085程序 3.5.4  分析8085指令集結構 3.6  總結 3.7  習題 第4章  介紹計算機組成 4.1  基本的計算機組成 4.1.1  系統總線 4.1.2  指令周期 4.2  CPU組成 4.3  存儲器子系統組成和接口 4.3.1  存儲器的種類 4.3.2  芯片內部組成 4.3.3  存儲器子系統配置 4.3.4  多字節數據組成 4.3.5  基本功能的拓展 4.4  I/O子系統組成和接口 4.5  相對簡單計算機 4.6  實例︰一台基于8085的計算機 4.7  總結 4.8  習題 第5章  寄存器傳送語言 5.1  微操作和寄存器傳送語言 5.2  用RTL描述數字系統 5.2.1  數字元件 5.2.2  簡單系統的描述與實現 5.3  更復雜的數字系統和RTL 5.3.1  模6計數器 5.3.2  收費站控制器 5.4  實例︰VHDL-VHSIC硬件描述語言 5.4.1  VHDL語法 5.4.2  高層抽象的VHDL設計 5.4.3  低層抽象的VHDL設計 5.5  總結 5.6  習題 第6章  CPU設計 6.1  CPU的設計規範 6.2  非常簡單CPU的設計與實現 6.2.1  非常簡單CPU的設計規範 6.2.2  從存儲器中取指令 6.2.3  指令譯碼 6.2.4  指令執行 6.2.5  建立所需的數據通路 6.2.6  非常簡單ALU的設計 6.2.7  用硬連線控制設計控制單元 6.2.8  設計驗證 6.3  相對簡單CPU的設計和實現 6.3.1  相對簡單CPU的規範 6.3.2  取指令和指令譯碼 6.3.3  執行指令 6.3.4  創建數據通路 6.3.5  相對簡單ALU的設計 6.3.6  用硬連線控制設計控制單元 6.3.7  設計驗證 6.4  簡單CPU的缺點 6.4.1  更多的內部寄存器和高速緩存 6.4.2  CPU內部的多總線 6.4.3  指令流水線式處理 6.4.4  更大的指令集 6.4.5  子程序和中斷 6.5  實例︰8085微處理器的內部結構 6.6  總結 6.7  習題 第7章  微序列控制單元設計 7.1  微序列控制器設計基礎 7.1.1  微序列控制器的操作 7.1.2  微指令格式 7.2  非常簡單微序列控制器的設計和實現 7.2.1  基本布局 7.2.2  生成正確序列並設計映象邏輯 7.2.3  用水平微代碼生成微操作 7.2.4  用垂直微代碼生成微操作 7.2.5  從微代碼直接產生控制信號 7.3  相對簡單微序列控制器的設計和實現 7.3.1  修改狀態圖 7.3.2  設計順序硬件和微代碼 7.3.3  用水平微代碼完成設計 7.4  減少微指令數 7.4.1  微子程序 7.4.2  微代碼跳轉 7.5  微程序控制和硬連線控制的比較 7.5.1  指令集的復雜度 7.5.2  修改的容易度 7.5.3  時鐘速度 7.6  實例︰一個(大部分是)微代碼的CPU︰奔騰微處理器 7.7  總結 7.8  習題 第8章  運算方法 8.1  無符號表示法 8.1.1  加法和減法 8.1.2  乘法 8.1.3  除法 8.2  帶符號表示法 8.2.1  符號幅值表示法 8.2.2  符號補碼表示法 8.3  BCD碼(binary coded decimal) 8.3.1  BCD碼的格式 8.3.2  加法和減法 8.3.3  乘法和除法 8.4  專用運算部件 8.4.1  流水線 8.4.2  查找表 8.4.3  華萊士樹 8.5  浮點數 8.5.1  數據格式 8.5.2  數據性質 8.5.3  加法和減法 8.5.4  乘法和除法 8.6  實例︰IEEE 754 浮點標準 8.6.1  格式 8.6.2  非規範數 8.7  總結 8.8  習題 第9章  存儲器結構 9.1  存儲器的層次結構 9.2  cache存儲器 9.2.1  相聯存儲器 9.2.2  相聯映象的cache存儲器 9.2.3  直接映象的cache存儲器 9.2.4  組相聯映象的cache存儲器 9.2.5  在cache中替換數據 9.2.6  寫數據到cache 9.2.7  cache的性能 9.3  虛擬存儲器 9.3.1  分頁 9.3.2  分段 9.3.3  存儲保護 9.4  基本cache和虛擬存儲器的擴展 9.4.1  基本cache的擴展 9.4.2  基本虛擬存儲器的擴展 9.5  實例︰Pentium/Windows個人計算機上的內存管理 9.6  總結 9.7  習題 第10章  輸入輸出結構 10.1  異步數據傳輸 10.1.1  源啟動的數據傳送 10.1.2  目的啟動的數據傳送 10.1.3  握手 10.2  可編程I/O 10.2.1  新指令 10.2.2  新控制信號 10.2.3  新狀態和RTL代碼 10.2.4  修改CPU硬件以支持新指令 10.2.5  確保其他指令正常工作 10.3  中斷 10.3.1  CPU和I/O設備之間的數據傳送 10.3.2  中斷類型 10.3.3  中斷處理 10.3.4  中斷硬件和優先級 10.3.5  CPU內部中斷實現 10.4  直接存儲器訪問 10.4.1  將直接存儲器訪問(DMA)納入計算機系統 10.4.2  DMA傳輸方式 10.4.3  修改CPU使其與DMA共處 10.5  I/O處理器 10.6  串行通信 10.6.1  串行通信原理 10.6.2  通用異步收發器(UART) 10.7  實例︰串行通信標準 10.7.1  RS-232-C標準 10.7.2  通用串行總線標準 10.8  總結 10.9  習題 第三部分  高級專題第11章  精簡指令集計算 11.1  RISC基本原理 11.1.1  定長指令 11.1.2  只有LOAD和STORE的指令訪問存儲器 11.1.3  較少的尋址方式 11.1.4  指令流水線 11.1.5  大量的寄存器 11.1.6  硬連線控制單元 11.1.7  延時載入和分支 11.1.8  指令的預測執行 11.1.9  優化編譯器 11.1.10  分離指令和數據流 11.2  RISC指令集 11.3  指令流水線和寄存器窗口 11.3.1  指令流水線 11.3.2  寄存器窗口和重命名 11.4  指令流水線沖突 11.4.1  數據沖突 11.4.2  分支沖突 11.5  RISC與CISC的比較 11.6  實例︰Itanium微處理器 11.7  小結 11.8  習題 第12章  介紹並行處理 12.1  單處理機系統中的並行機制 12.2  多處理機系統的組織結構 12.2.1  弗林分類法 12.2.2  系統拓撲結構 12.2.3  MIMD系統的體系結構 12.3  多處理機系統中的通信 12.3.1  固定連接 12.3.2  可重構連接 12.3.3  多級互連網絡(MIN)的路由 12.4  多處理機系統中的存儲器管理 12.4.1  共享存儲器 12.4.2  Cache一致性 12.5  多處理機操作系統和軟件 12.6  並行算法 12.6.1  並行冒泡排序 12.6.2  並行矩陣乘法 12.7  其他的並行體系結構 12.7.1  數據流計算 12.7.2  脈動陣列 12.7.3  神經網絡 12.8  小結 12.9  習題

章节摘录

插圖︰

编辑推荐

《國外著名高等院校信息科學與技術優秀教材計算機系統組成與體系結構》由人民郵電出版社出版。

图书封面




    計算機系統組成與體系結構下載



用户评论 (总计2条)

 
 

  •     我非常喜歡卓越的服務,能夠及時收到客戶的手里。
  •     這本書主要講CPU的設計,很不錯的書
 

計算機與互聯網 PDF免费下载,計算機組織與體系結構PDF免费下载。 计算机教程网 

计算机教程网 @ 2017